搜索
PCB差分走線的阻抗控制技術(shù)(一)TDR（Time Domain Reflectometry）是PCB 行業(yè)檢測(cè)產(chǎn)品的特征阻抗是否符合或達(dá)到預(yù)計(jì)要求的最主要的測(cè)試方法。隨著計(jì)算機(jī)和通信系統(tǒng)的串行總線速度顯著提高，對(duì)PCB差分走線的阻抗控制技術(shù)提出了更高的要求...
2014/09/12
10389- 解決高速PCB設(shè)計(jì)信號(hào)問(wèn)題的新方法通過(guò)在設(shè)計(jì)早期使用面向設(shè)計(jì)的信號(hào)分析工具，運(yùn)行多種仿真，并仔細(xì)地規(guī)劃電路板拓?fù)浣Y(jié)構(gòu)，可以制定出電特性和物理特性的綜合設(shè)計(jì)約束條件，從而避免EMI等相關(guān)問(wèn)題...2014/09/126953
- PCB設(shè)計(jì)中的電源信號(hào)完整性的考慮?在電路設(shè)計(jì)中，一般我們很關(guān)心信號(hào)的質(zhì)量問(wèn)題，但有時(shí)我們往往局限在信號(hào)線上進(jìn)行研究，而把電源和地當(dāng)成理想的情況來(lái)處理，雖然這樣做能使問(wèn)題簡(jiǎn)化，但在高速設(shè)計(jì)中，這種簡(jiǎn)化已經(jīng)是行不通的了...2014/09/126948
- 高速PCB設(shè)計(jì)的信號(hào)完整性問(wèn)題?隨著器件工作頻率越來(lái)越高，高速PCB設(shè)計(jì)所面臨的信號(hào)完整性等問(wèn)題成爲(wèi)傳統(tǒng)設(shè)計(jì)的一個(gè)瓶頸，工程師在設(shè)計(jì)出完整的解決方案上面臨越來(lái)越大的挑戰(zhàn)。盡管有關(guān)的高速仿真工具和互連工具可以幫助設(shè)計(jì)師解決部分難題，但高速PCB設(shè)計(jì)也更需要經(jīng)驗(yàn)的不斷積累及業(yè)界間的深入交流...2014/09/127165
- PCB混合信號(hào)的分區(qū)設(shè)計(jì)如何降低數(shù)字信號(hào)和模擬信號(hào)間的相互干擾呢？在設(shè)計(jì)之前必須了解電磁兼容(EMC)的兩個(gè)基本原則：第一個(gè)原則是盡可能減小電流環(huán)路的面積；第二個(gè)原則是系統(tǒng)只采用一個(gè)參考面2014/09/126376
