搜索
“巧妙布局”PCB板在通常條件下,所有的元件均應(yīng)布置在印制電路的同一面上，只有在頂層元件過密時，才能將一些高度有限并且發(fā)熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層...
2014/09/19
7649- 怎樣在PCB設(shè)計中加強防干擾能力怎樣在PCB設(shè)計中加強防干擾能力,電路板是電子產(chǎn)品中電路元件和器件的支撐件。即使電路原理圖設(shè)計正確，印制電路板設(shè)計不當，也會對電子產(chǎn)品的可靠性產(chǎn)生不利影響。在設(shè)計印制電路板的時候，應(yīng)注意采用正確的方法，遵守PCB設(shè)計的一般原則，并應(yīng)符合抗干擾設(shè)計的要求...2014/09/197197
- PCB電路抗干擾措施在電子系統(tǒng)設(shè)計中，為了少走彎路和節(jié)省時間，應(yīng)充分考慮并滿足抗干擾性的要求，避免在設(shè)計完成后再去進行抗干擾的補救措施。形成干擾的基本要素有三個...2014/09/197260
- 高速PCB設(shè)計中的串擾分析與控制物理分析與驗證對于確保復(fù)雜、高速PCB板級和系統(tǒng)級設(shè)計的成功起到越來越關(guān)鍵的作用。本文將介紹在信號完整性分析中抑制和改善信號串擾的方法，以及電氣規(guī)則驅(qū)動的高速PCB布線技術(shù)實現(xiàn)信號串擾控制的設(shè)計策略...2014/09/198411
- 高速PCB的終端端接在高速PCB數(shù)字電路系統(tǒng)中，傳輸線上阻抗不匹配會造成信號反射，并出現(xiàn)過沖、下沖和振鈴等信號畸變，而當傳輸線的時延TD大于信號上升時間RT的20％時，反射的影響就不能忽視了，不然將帶來信號完整性問題...2014/09/198477
