搜索
PCB設(shè)計(jì)工藝篇-DFM入門介紹對(duì)于大量PCBA的生產(chǎn),設(shè)計(jì)時(shí)考慮設(shè)備的容量不要超過設(shè)備的最大容量,一般標(biāo)準(zhǔn)SMT 設(shè)備的容量20“*18” (508mm*457mm)在所有的PCB上都要涉及3 個(gè)全局基準(zhǔn)點(diǎn),對(duì)于多腳的IC 而言要設(shè)計(jì)局部基準(zhǔn) (208 pin-out or fine-pitch package)腳間距為0.5mm或小于0.5mm都被認(rèn)為是密間距元件相鄰的IC之間應(yīng)有足夠的空間以利于重工和目檢 0.15 to 0.2英寸45度設(shè)計(jì)時(shí)使所有位于PCB 底面的元件尤其是翅型引腳包裝的元件在同一方向以利于波峰焊接...
2014/10/10
9096- PCB電源供電系統(tǒng)的分析與設(shè)計(jì)電源供電系統(tǒng)(PDS)的分析與設(shè)計(jì)在高速電路設(shè)計(jì)領(lǐng)域，特別是在計(jì)算機(jī)、半導(dǎo)體、通信、網(wǎng)絡(luò)和消費(fèi)電子產(chǎn)業(yè)中正變得越來越重要。隨著超大規(guī)模集成電路技術(shù)不可避免的進(jìn)一步等比縮小，集成電路的供電電壓將會(huì)持續(xù)降低...2014/10/098520
- PCB設(shè)計(jì)進(jìn)階：PCB設(shè)計(jì)信號(hào)完整性的修煉如果你發(fā)現(xiàn)，以前低速時(shí)代積累的設(shè)計(jì)經(jīng)驗(yàn)現(xiàn)在似乎都不靈了，同樣的設(shè)計(jì)，以前沒問題，可是現(xiàn)在卻無法工作，那么恭喜你，你碰到了硬件設(shè)計(jì)中最核心的問題：信號(hào)完整性...2014/09/2910646
- 利用 Cadence Allegro PCB SI進(jìn)行SI仿真分析高速電路有兩個(gè)方面的含義， 一是頻率高， 通常認(rèn)為數(shù)字電路的頻率達(dá)到或是超45MHZ至50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)系統(tǒng)的三分之一，就稱為高速電路；二是從信號(hào)的上升與下降時(shí)間考慮，當(dāng)信號(hào)的上升時(shí)小于6倍信號(hào)傳輸延時(shí)時(shí)即認(rèn)為信號(hào)是高速信號(hào)2014/09/2616125
- PCB信號(hào)完整性分析與設(shè)計(jì)(碩士學(xué)位論文)串?dāng)_是信號(hào)線間的耦合，是由信號(hào)線之間的互感和互容引起的噪聲。串?dāng)_耦合通?？煞譃閮煞N，即公共阻抗耦合和電磁場(chǎng)耦合。公共阻抗耦合是因?yàn)椴煌盘?hào)共用公共返回路徑引起的，這種耦合通常在低頻時(shí)起決定作用...2014/09/2611978
