搜索
DDR3總線信號完整性測試需要關注4點DDR總線需要測試時鐘、命令/地址、數(shù)據(jù)等，數(shù)據(jù)測試是難點，而關鍵參數(shù)是建立時間和保持時間，所以需要對讀寫信號進行分離，分離后分別測試讀和寫信號的建立時間和保持時間。
2014/09/16
9436- DDR3內存的PCB仿真與設計當今計算機系統(tǒng)DDR3存儲器技術已得到廣泛應用，數(shù)據(jù)傳輸率一再被提升，現(xiàn)已高達1866Mbps。在這種高速總線條件下，要保證數(shù)據(jù)傳輸質量的可靠性和滿足并行總線的時序要求，對設計實現(xiàn)提出了極大的挑戰(zhàn)...2014/09/157392
- 針對DDR2-800和DDR3的PCB信號完整性設計本文章主要涉及到對DDR2和DDR3在設計印制線路板（PCB）時，考慮信號完整性和電源完整性的設計事項，這些是具有相當大的挑戰(zhàn)性的。文章重點是討論在盡可能少的PCB層數(shù)，特別是4層板2014/06/278166
